本文将简要介绍闭锁的原因、机理和后果，并讨论可用的预防方法。虽然我们的目的是给闭锁的理解，因为它发生在CMOS开关，类似的原则适用于许多其他CMOS器件。闭锁可以定义为触发寄生装置在电源轨之间产生的低阻抗路径。在这种情况下，电流可能过大，并且存在潜在的破坏性情况。在这种情况下，即使在很短的时间内，发生这种情况的装置也可能被破坏或削弱;系统中的其他部件也可能受到潜在的损害。闭锁可能由许多触发因素引起，下面将讨论包括过电压尖峰或瞬态、超过最大额定值以及不正确的功率顺序。

导致

为了理解闭锁，最好简要回顾一下基础知识并了解参与的组件。如前所述，锁存是触发寄生器件的结果，寄生器件实际上是一个可控硅(可控硅整流器)，一个由至少一个pnp和至少一个npn晶体管连接而成的四层pnpn器件，如图1所示。

可控硅通常是处于“阻塞状态”的关闭器件，其中电流可以忽略不计。它的行为类似于正向偏置二极管，但只有当控制信号施加到栅极g时，可控硅才从阳极a传导到阴极K。在其正常关断状态下，可控硅在电源之间呈现高阻抗路径。当由于施加于栅极的激励而触发进入其导通状态时，可控硅被称为“锁存”。它进入这种状态是由于电流从栅极注入Q2的基极，这导致电流在Q1的基极-发射极结流动。Q1接通，导致进一步的电流注入Q2的基极。这种正反馈条件确保两个晶体管都饱和;流过每个晶体管的电流确保另一个晶体管保持饱和状态。

当这样锁存时，不再依赖于应用于栅极(G)的触发源，在阳极和阴极之间存在连续的低阻抗路径。由于触发源不需要是恒定的，它可能只是一个尖峰或一个小故障;移除它不会关闭可控硅。只要通过可控硅的电流足够大，它就会保持锁存状态。但是，如果电流可以减小到低于保持电流值I(H)的点，则可控硅断开。图1b显示了可控硅的电流-电压传递函数。为了使器件脱离其导电状态，施加在可控硅上的电压必须降低到每个晶体管关闭的值，或者通过可控硅的电流必须降低到低于其保持电流。

CMOS开关通道有效地由PMOS和NMOS器件并联组成;通过驱动器应用控制信号来关闭和打开它。由于所有这些MOS器件都紧靠在一起，因此有可能在适当的激励下，寄生可控硅器件可能传导-任何CMOS电路都可能的一种行为形式。图2示出了两个CMOS结构的简化截面，一个PMOS和一个NMOS;这些可以连接在一起作为逆变器或作为开关通道。寄生晶体管负责锁相行为，Q1(垂直PNP)和Q2(横向NPN)也显示。

P-衬底用于ADG7xx系列的开关和多路复用器，而ADG4xx和ADG5xx系列的器件使用N+衬底。从图2中可以看出，对硅结构的重新解释表明，固有的寄生双极晶体管Q1 &Q2，产生上面讨论的寄生可控硅结构(图3)。

触发机制

在描述了使闭锁成为可能的体系结构之后，我们现在讨论可以触发这种行为的事件。可控硅闭锁可以通过以下机制之一发生。

• 电源电压超过绝对最大额定值。数据表中的这些额定值表示可以安全地应用于开关的最大电压。任何过量都可能导致内部结击穿，从而损坏设备。此外，在接近最大额定值的条件下操作开关可能会降低长期可靠性。重要的是要注意，这些额定值在任何时候都适用，包括开关打开和关闭时。触发方式可能由供电轨道上的瞬变引起。

• 输入/输出引脚电压超过任意一个电源轨一个以上二极管降。这可能是由于通道或输入上的故障导致的，如果系统的一部分在电源出现在开关(或系统中的类似CMOS组件)之前上电。电路的供电部分将向设计中可能无法处理所呈现的电压水平的其他设备发送信号。由此产生的电压水平可能超过设备的最大额定值，并可能导致闭锁。同样，这可能由于输入或输出通道上的尖峰或故障而发生。

• 多个电源管理不善。具有多个电源的开关往往更容易由于电源顺序不当而导致闭锁。这种开关通常有两个电源，V(DD)和V(SS)，以及一个数字电源V(L)。在某些情况下，当数字电源先于其他电源使用时，可能会超过最大额定值，设备进入闭锁状态。一般来说，对于那些需要外部数字电源V(L)的设备，我们建议在对设备施加和从设备中取出电源时，应注意确保不超过最大额定值。

当上述任何触发机制发生时，图1a的寄生可控硅结构可能开始导通，在电源轨之间产生低阻抗状态。如果在电源上没有电流限制机制，过大的电流将流过这个可控硅结构并通过开关。如果允许这种情况持续下去，可能会破坏开关和其他组件。在高电流水平下，设备不必长时间保持锁存状态;如果电流不受限制，即使非常短暂的闭锁也会导致永久性损坏。

保护和预防

但这种命运在CMOS电路中并非不可避免。防止闩锁发生的最简单方法是坚持绝对最大额定值。但如果这并不总是可能的，还有其他方法可以设计一个防锁存系统。

以下是一些保护和防止闭锁的选项:当数字或输入可能超过V(DD)电源时，无论是在供电还是在操作过程中，增加一个与V(DD)串联的二极管可以防止基极电流流动，从而避免可控硅触发和闭锁。虽然图4显示了数字输入超过开关IC#2供电的情况，但二极管还可以防止施加到开关信号路径的过电压。

现在，考虑一个具有多个电源的开关，例如，数字电源V(L)可能在其他电源之前应用于器件，超过最大额定值并使电路暴露于锁存的潜力。内部ESD(静电放电限制)二极管可能会打开，因此简单地添加一个肖特基二极管，连接在V(L)和V(DD)之间(图5)将充分防止可控硅导通和随后的锁死。这非常有效;它确保当V(L)和V(DD)加到开关上时，V(DD)始终在V(L)的二极管降(肖特基为0.3 V)内，因此不超过最大额定值。

如果由于成本或电路板空间有限，增加额外组件是不可行的选择，则可以使用在确保其锁存证明的过程中制造的开关。该工艺在每个开关的NMOS和PMOS器件之间使用绝缘氧化层(沟槽)。该氧化层是水平和垂直的，在MOS器件之间产生完全隔离，如图6所示。

这消除了晶体管之间的寄生双极器件，从而产生防锁存开关。“防闭锁”意味着无论设备的电源顺序如何，闭锁都不会发生。

表1列出了具有这种处理的设备开关、多路复用器和通道保护器。虽然列出的所有设备都是防闭锁的，但并非所有设备都设计用于处理电源轨外的过电压，如表所示。除了这些防闭锁开关外，还有其他设备可以承受欠压和过压，外加电源+40 V/ - 25 V，外加电源+55 V/ - 40 V，不加电源。这些设备是专门设计的，以确保在上电或下电的情况下能够处理故障。它们还采用绝缘氧化层来防止闭锁。它们可用作多路复用器或通道保护器。

表1。防闭锁装置开关，多路复用器和通道保护器。

(1) n = dip, r / rn = 0.15" soic, rw = 0.3" soic, rs = ssop, rm =µsoic, rt = sot-23NC =常闭;NO =常开

多路复用器采用n通道、p通道和n通道mosfet串联的结构(图7)，在发生过压或功率损耗时提供器件和信号源保护。复用器可承受- 40v ~ + 55v的连续过压输入。当其中一个输入或输出超过电源时，其中一个mosfet将关闭，多路复用器输入(或输出)出现开路，输出被夹住在供电轨道内，从而防止过电压损坏多路复用器后面的任何电路。这保护了多路复用器，它驱动的电路，以及驱动多路复用器的传感器或信号源。图7显示了在正过电压情况下ADG438F的一个通道上发生的情况。由于故障保护无论电源是否存在都可以工作，因此mux也非常适合用于不能始终保证功率排序以保护输入的应用(例如，热插入机架系统)。

同样，通道保护器用于保护敏感元件免受信号路径中电压瞬变的影响，无论电源是否存在。它们的构造类似于上面描述的故障保护互斥器。当有电时，通道始终处于ON状态，但在发生故障时，它将输出箝位到电源轨道内，如图8所示。

通道保护器通常与标准cmos处理器件前面的信号路径串联放置，以确保可以容忍潜在故障而不会损坏系统中的组件。保护通道免受潜在故障的一种常用方法，无论是在有电或无电的情况下，都是在通道和电源之间连接二极管和限流电阻。虽然这是一个有效的解决方案，但它需要每个通道三个额外的组件，加上电路板空间来容纳它们。一个通道保护器将是一个同样有效，但更简单的解决方案，在一个单一的小封装。

例如，通道保护器可以与ADC、开关、多路复用器或其他设备一起使用，以确保在过压或欠压情况下以及系统断电时发生故障时，所有通道都受到保护。这些器件可以承受从- 40v到+ 40v的连续电压输入。由于无论电源是否存在，通道保护都可以工作，因此通道保护器也非常适合用于不能始终保证功率排序以保护输入的应用(一个熟悉的例子是热插入机架系统)。

结论

在任何应用程序都不能容忍闭锁的情况下，有必要意识到它的可能性，了解它，防止它，并采取措施防止它的发生。考虑到一些想法和使用可用的方法和组件，确实有可能组装一个防锁锁系统。虽然分立的解决方案(如二极管)可以使用，但像防闭锁开关、故障保护多路复用器和通道保护器这样的设备可能提供更简单、更紧凑、更普遍适用的解决方案，从而形成一个健壮的系统，可能会在现场产生更少的问题。